インピーダンス・マッチング、インピーダンスの整合をとるという言葉があります。インピーダンスとは交流における抵抗のことですが、直流においてはどうでしょうか。図1は電圧 E、内部抵抗 の電源、例えばバッテリーに負荷抵抗 を接続した例です。図1 バッテリーに負荷抵抗を接続負荷抵抗 𝑅Lで消費される電力を𝑃とするとになります。消費される電力Pが最大になる条件を求めるためにPをRLで微分するとこれより図2のようにの場合に微分値はプラスからマイナスに変化し、Pは極大値になります。図2 負荷抵抗を変化させた場合の電力変化つまり、電源側の出力（内部）抵抗と負荷抵抗が等しい場合に消費電力は最大になります。さて、低周波領域における代表的な製品として、オーディオ・アンプを例にインピーダンス・マッチングの様子を見てみます。図3のように音源であるCDプレーヤなどの出力インピーダンスは数100Ω程度、低出力インピーダンスです。一方、オーディオ・アンプの入力インピーダンスは100kΩ程度です。
つまり、「低インピーダンス出し、高インピーダンス受け」です。この接続では電圧波形を伝送すれば良いので電力を考える必要はなく、また反射の影響を受けることもない路線長のためインピーダンス・マッチングは必要ありません。図3 オーディオ機器の接続オーディオ・アンプの負荷になるスピーカーのインピーダンスは周波数により大きく変化します。図4はあるスピーカーのインピーダンスの実測値です。スピーカーユニット自体の公称インピーダンス（インピーダンスの一番低い値）は8Ωですが、実測値は7Ω、周波数の低い範囲では7Ω～24Ωまで大きく変化、また周波数の上昇に伴いインピーダンスは上昇しています。負荷としては複数の共振点を持つ複雑なインピーダンス特性を持っています。図4 スピーカーのインピーダンス例
このため入出力インピーダンスを同じにすることは不適当になり、アンプの出力部のインピーダンスは0.1Ω以下と極めて低く設計、広いインピーダンスの負荷に対し定電圧駆動を行っています。一方、ノートパソコンでは表示部と画像処理部の間のデータ送受信用インタフェースとしてLVDSが知られています。8ビット単位でパラレル・バスを差動シリアル信号に変換し、10倍の速度でデータ転送を行います。図5 ノートパソコンで多用されるLVDS高周波の伝送線路では反射による波形劣化が顕著になるために、インピーダンス・マッチングが取れた伝送を行っています。インピーダンス・マッチングを取るのか、取らないのか、その境目を考えてみます。図6のように信号源と負荷を長さ1mのケーブルで接続したとします。電気の波が伝わる速度は伝送路の誘電率で変化しますが、同軸ケーブルの場合は約0.2m/ns、1m伝わるには約5nsかかります周波数1kHz（周期1ms）の場合、5nsの遅れによる位相差は0.0018°、実質的に遅れはないに等しくなります。周波数が1000倍の1MHz（周期1μs）では位相差は1.8°に、さらに100倍の100MHzでは180°、つまり位相は反転します。図6 周波数による伝搬遅延の影響このように周波数の上昇に伴い、伝搬遅延の影響が位相差として現れてきます。さらに、伝送インピーダンスの段差により反射波の影響が顕著になってきます。図7は出力インピーダンス50Ωの信号源に伝送インピーダンス100Ω、長さ1mの伝送路を接続した場合の反射の様子です。初めに信号源と伝送路の接続部で反射が起こり、進行波の一部は通過し残りは信号源に戻ります。通過した進行波は伝送路の終端が解放（インピーダンス無限大）のため、プラス方向に全反射し信号源へ戻ります。この戻ってきた反射波は、伝送路入り口で一部が逆反射し伝送路終端に戻ります。以上の動作が減衰しながら繰り返されます。図7 インピーダンス不整合がある場合の反射の様子
図8はパルス信号の立ち上がり時間100ns、伝送路の伝搬遅延時間5nsに比べて十分に長い場合のシミュレーション結果です。反射の影響は波の立ち上がり部分にほぼ吸収され、ほとんど現れません。図8 立ち上がりエッジの遅い波形の場合図9は伝送路の長さが10倍の10m、伝搬遅延時間50nsの場合のシミュレーション結果です。反射の影響が見られます。図9 伝送線路が長い場合の反射の影響
図10は伝送路の長さは1mのまま（伝搬遅延時間5ns）、パルス信号の立ち上がり時間を1nsに高速化した場合のシミュレーション結果です。黒のトレースが縁端の波形、大きな振動が現れています。図10 立ち上がりエッジが速い場合の反射の影響図11は基板に実装されたCMOSデバイスを想定しました。信号の立ち上がり時間を1ns、24mAドライバを想定して出力インピーダンスは11Ω、伝送路の特性インピーダンスは50Ωで伝送路長は10cm、伝搬遅延時間0.5nsに設定しました。信号に直列に挿入するダンピング抵抗Rdumpを0.1Ω（シミュレータでは0Ω設定ができないため、なしに相当）、10Ω、20Ω、30Ω、40Ωに変化させた場合の縁端波形の変化です。ダンピング抵抗が40Ωの場合は、出力インピーダンスがほぼ伝送路のインピーダンスと一致するため、ケーブル接続端での反射は発生しません。縁端では全反射し、到達波に上乗せされ、この反射波は信号源で吸収されます。この終端方法をバックターミネーションと呼びます。ダンピング抵抗が大きい程、オーバシュートを少なくすることができますが、同時に立ち上がりエッジが鈍ります。オーバシュートを20%程度許容するとダンピング抵抗は20Ωになります。図11 CMOSデバイスで起こる反射波のコントロールこのように、信号の立ち上がり時間が伝搬遅延時間と同等の場合には反射の影響を考慮する必要が出てきます。信号の立ち上がりエッジが遅い場合でも伝送路が長くなると反射の悪影響が出てきますので注意が必要です。