信号発生器のカテゴリ

比較的低価格で多様な信号を出力できるファンクション・ジェネレータは便利な製品です。写真1は代表的なファンクション・ジェネレータです。

image-20240219132042503.png

写真1 代表的なファンクション・ジェネレータ

出力できる信号は内部のA/D変換器、増幅器の性能によりますが、最も高速な製品では立上がり時間が数nsのパルスに対応できます。

ファンクション・ジェネレータの基本内部構成は図1になります。任意の周波数で発振するDDS(Direct Digital Synthesizer)に同期して波形データが波形メモリより呼び出され、D/A変換器でアナログ信号に変換、増幅、出力されます。

image-20240219132122809.png

図1 DDS式ファンクション・ジェネレータの構造

波形メモリにはサイン波、パルス波、三角波等の基本波形に加え、SinX/X、ランダム・ノイズ、ガウシアン等が既成の波形として搭載されています。
また外部PCで作成した波形データ、オシロスコープで取り込んだ波形などをロードすることができます。

ひとつの波形データを元に自由に振幅を変えて出力

図2のように同じ形状の波形の振幅を変えながら連続的に出力したいことがあります。
すべての波形データを波形メモリに記憶させる方法もありますが、波形メモリにも容量の限界があり、また任意に振幅を変えることは容易ではありません。

image-20240219132828404.png
図2 徐々に振幅の変わる波形

ファンクション・ジェネレータでは基本の波形を設定し、ステップ毎に振幅とオフセットを設定できる機能を搭載した製品があり、簡単に出力することができます。

また直流出力電圧を図3のように変化させることもできます。

image-20240219133038702.png
図3 直流電圧を任意に変化

ファンクション・ジェネレータは基本的に電圧出力で出力電圧は±10V程度が限度です。また大きな電力は供給できません。
そのため電圧により出力電圧をコントロールできる直流電源と組み合わせ、電力を供給可能です。出力電圧、出力電流は直流電源の仕様だけで決まります。

image-20240219133259423.png

図4 ファンクション・ジェネレータの出力をアップ

このように多くの使い方のできるファンクション・ジェネレータですが、扱える周波数には限度があります。
図5のように数10MHz以上ではより高速信号を扱えるパルス・ジェネレータや高速の任意波形発生器等を使います。

image-20240219133336585.png
図5 信号発生器のカテゴリ

ほぼパルス出力専用のパルス・ジェネレータ
写真2は代表的なパルス・ジェネレータです。

image-20240219133407584.png
写真2 代表的な汎用パルス・ジェネレータ

ルス・ジェネレータは図6に示すような波形パラメータを入力し、パルス波形を出力します。
ファンクション・ジェネレータより高速なパルス波を出力可能で、キーサイト・テクノロジー 81160Aでは最高330MHz、立上がり時間 1nsのパルス波まで対応できます。

また変調をかけることで例えばパワーエレクトロニクスで使われるPWM波などにも対応できます。

image-20240219133445797.png

図6 パルス形状を数字で示せるパルス・パラメータ

高速デジタル信号の伝送における問題点と信号発生器

広く使われるノートPCは、そのPC本体部分はキーボード側に、そしてヒンジでつながれた表示部分へデータが送られます。
データは元々パラレル・データなので伝送にはビット幅のバスケーブルが必要です。
しかしヒンジに何10本ものケーブルを通すことはできないため、一旦シリアル・データに変換しケーブルの本数を少なくする方法が使われます。

image-20240219133550158.png

図7 ノートPCで使われる高速シリアル通信

図8のようにパラレル⇒シリアル⇒パラレルと変換する方式をSerDes(シリアライザ/デシリアライザ)と呼びます。パラレル・バスは8ビット単位でシリアル・バスに変換されますが、エラー補正のため2ビットを付加し10ビットに、そして10倍のデータ・レートで伝送されます。
シリアル・ラインは非常に高速になるため、伝送路における信号の減衰、接続点における反射が問題になります。

image-20240219133636233.png

図8 SerDesによる高速シリアル信号伝送

図9は伝送路の周波数帯域の影響により高周波成分が減衰する影響を示しています。受信端において波形の立上がり部分が鈍ります。そしてデータ・パターンにより0/1を切り分ける位置が変化、つまりジッタが発生してしまいます。

image-20240219133722571.png

図9 伝送路の周波数帯域の制限で発生するジッタ

このため送信時に波形の変化点の振幅を大きくし、受信端における波形劣化を補正する手法が使われます。
プリエンファシスと呼ばれる変化点での振幅を大きくする方法と、ディエンファシスと呼ばれる変化しない部分の振幅を小さくする方法があります。

image-20240219133753098.png

図10 プリエンファシスとディエンファシス

このような高速シリアル信号の評価に対応するために、高速D/A変換器を使用した高速の任意波形発生器があります。内部構成は図11のようになっており、出力振幅を稼ぐために増幅器、波形整形用にローパス・フィルタを備えていますが、より高速エッジの信号を出力するために、D/A変換器のダイレクト出力を備えることもあります。

image-20240219133824786.png
図11 高速任意波形発生器の構造

図12のように出力は差動信号に対応しており、インピーダンス100Ωの差動ラインに直接接続できます。

image-20240219133847736.png

図12 高速任意波形発生器による差動信号出力

よりデータ・レートを上げるために複数のロジックレベルを持つ信号も使われています。

図13はPAM4と呼ばれる信号で、1ラインで2ビットの情報を伝送可能です。

image-20240219133914227.png

図13 データレートを上げるPAM4

このような高速ロジック信号ではもはやアナログ信号的に扱わなければなりません。写真3は代表的な超高速の任意波形発生器です。

image-20240219133940592.png

写真3 代表的な高速任意波形発生器